Altera hat einen 25-GBit/s-Transceiver in programmierbarer Logik demonstriert. Die Lösung basiert auf einem 28nm-Transceiver-Testchip - eine Prototyping-Plattform, die Altera für die Realisierung von 28-Gbit/s-Transceivern auf seinen 28-nm-FPGAs nutzt.

Mit dem Testchip kann das Verhalten von Transceiver-Designs auf dem 28nm-(High Performance, HP)-Prozess von TSMC evaluiert werden. Die Testchip-Ergebnisse ermöglichen es Altera die Power-, Jitter- und Link-Performance für die Produktion der Stratix V-FPGA mit 28-GBit/s-Transceivern zu optimieren. Die Stratix V-FPGAs sind für Kommunikationstechnik, optische Netzwerke oder Testsysteme vorgesehen.

Flash is required!

Das Demo-Video zeigt einen Testchip, der ein Pseudo-Random-Bit-Muster mit 25 GBit/s überträgt. Das Video bietet einen Blick auf die Augendiagramme auf der Sende- und Empfängerseite einer 10GBASE-KR-Backplane mit 10,3 GBit/s.