Die 28nm-Familien umfassen FPGAs für die speziellen Kundenanforderungen Paul Ekas, Director of Product Planning Altera, möchte für jedes Design ein passendes FPGA anbieten.

Nachdem Altera im Dezember 2010 seine Strategie für die 28nm-Produkte vorgestellt hatte, gab das Unternehmen jetzt Details zu dem Porfolio bekannt. Das Angebot berücksichtigt unterschiedlichste Design-Optionen und umfasst klar differenzierte Lösungen.

Dazu gehören neue Cyclone V- und Arria V-FPGAs, die kürzlich erweiterten Stratix V-FPGAs und die bereits angekündigten HardCopy V-ASIC-Familien. Mit ihnen sollen die kundenspezifischen Anforderungen nach Leistung, Funktionalität und Energieeffizienz jeweils zielgerichtet erfüllt werden. Kernpunkte sind Transceiver-Technologie, Produkt-Architektur, IP-Integration und Prozess-Technologie für optimierte Lösungen.

• Transceiver: Altera hat seine Transceiver-Technologie für jede 28nm-Bausteinfamlie optimiert. Die 28nm-FPGAs unterstützen Transceiver-Datenraten von 600 MBit/s bis zu 28 GBit/s.
• Produkt-Architektur: Für Geschwindigkeit und Effizienz optimierte On-chip-Speicher; Hard- und Soft-Speichercontroller für die entsprechenden Bandbreiten-, Power- und Kosten-Anforderungen; Performance-optimierte High-end-, Midrange- und Low-Cost-I/Os.
• IP-Integration: Altera bietet eine Serie von Systemlevel-IPs wie PCI Express (PCIe) Gen2 x1 und x4, PCIe Gen3 x8, Interlaken, 40G/100G oder 100 Gigabit Ethernet (100GbE) als Hardwarefunktionen an.
• Prozess-Technologie: Um ein breites Spektrum an Anwendungen abzudecken, nutzt Altera den 28nm-High Performance (28HP)-Prozess von TSMC für seine High-end-Familie (Stratix V-FPGAs) und die HardCopy V-ASICs, während der 28nm-Low-Power (28LP)-Prozess für die Low-Cost (Cyclone V-FPGAs) und Midrange (Arria V-FPGAs)-Produktfamilien eingesetzt wird. Der 28LP-Prozess ermöglicht einen Mix von Performance, Kosten und Leistungsaufnahme, während der 28HP-Prozess die erforderliche Core- und Transceiver-Performance für hohe Ansprüche liefert.

Cyclone V

Für Anwendungen wie Motorsteuerungen, Displays oder SDR, wo geringe Leistungsaufnahme und reduzierte Boardfläche wichtig sind, ist die Cyclone V-FPGA-Familie vorgesehen. Die Cyclone V-FPGAs haben eine um 40 Prozent geringere Gesamtleistungsaufnahme im Vergleich zur Vorgängergeneration, bieten 12 Transceiver mit bis zu 5 GBit/s, PCIe Gen2 x1 als Hard-IP und in Hardware ausgeführte Speichercontroller für externe LPDDR2-, Mobile-DDR- und DDR3-Speicher.

Arria V

Für Applikationen mit mittleren Anforderungen an Kosten, Leistungsaufnahme und Geschwindigkeit, wie Remote-Audio-Anwendungen, Studio-Mischer oder 10G/40G-Linecards, bietet Altera die Arria V FPGA-Familie an. Wesentliche Design-Merkmale sind eine um 40 Prozent geringere Gesamtleistungsaufnahme im Vergleich zu den Vorgänger-Pendants, Transceiver mit bis zu 10 GBit/s, Hard-Speichercontroller für externe DDR3-Speicher sowie systolische FIR-Filter mit variablen DSP-Blöcken.

Stratix V

Die Stratix V-FPGAs adressieren hochbandbreitige Anwendungen wie LTE-Basisstationen, High-end-HF-Karten oder militärische Radar-Applikationen. Die maximalen Transceiver-Datenraten der Stratix V GX-FPGAs wurden auf 14,1 GBit/s erhöht, um auch Protokolle wie FiberChannel 1600 zu unterstützen. Außerdem wurde die Kapazität der Stratix V GX-FPGAs auf 1,1 Millionen Logikelemente (LEs) erweitert.

HardCopy V

Im Vergleich zu den bisherigen Altera HardCopy-ASICs bieten die HardCopy V-ASICs eine höhere Performance für die Core-Logik, Transceiver und I/Os sowie mehr Logik- und Speicherkapazitäten. Damit können hochvolumige Applikationen unterstützt werden, die geringe Kosten, eine geringe Leistungsaufnahme und eine zuverlässige Produktion (SEU, Single-Event Upset) erfordern.

Software

Altera bietet für seine 28nm-Bausteine die Quartus II-Entwicklungssoftware an. Das neue Qsys-Systementwicklungstool der Quartus II-Software vereinfacht die IP-Integration und bietet Zugriff auf verschiedene Embedded-Prozessor-Optionen, einschließlich des Hardware-Cores ARM Cortex-A9 MPCores.