Altera kündigte eine FPGA-basierte Lösung für Serial RapidIO Gen2 an. Damit wird die Bandbreite und die Verbindungs-Flexibilität für kommende 3G- und 4G-Systeme verbessert. Altera hat die Interoperabilität seines RapidIO MegaCore Function IP-Cores, implementiert in ein Stratix IV GX-FPGA mit dem Serial RapidIO Gen 2 Switch von IDT gezeigt.

Die Lösung erhöht die System-Bandbreite für Paket-basierte 20-GBaud-Verbindungen von Funk-Karten, Host-Prozessoren und DSPs in Kommunikationssystemen. Altera hat mit IDT zusammen gearbeitet, um seinen Serial RapidIO Gen2 IP Core mit dem 80HCPS1848 Switch in x1- und x4-Konfigurationen mit 5 bis 20 GBaud zu kombinieren. Es sind eine systemfähige Serial RapidIO-Lösung mit Serial RapidIO IP Core, Referenzdesigns und eine Hardware-Entwicklungsplattform verfügbar.

Die IP-Funktion kann als Bestandteil der Altera Design Suite von der Webseite unter herunter geladen werden und wird von der Quartus II Software Version 11.0 unterstützt. Der IP-Core ist als verschlüsselte IP oder als Source Code verfügbar.