Altera bietet FPGAs und HardCopy ASICs in 40nm-Technologie an. Die Stratix IV-Familie verfügt über bis zu 680 K Logikelemente (LEs). Die HardCopy IV-ASICs haben eine entsprechende Komplexität mit bis zu 13,3 Millionen Gattern. Die Bausteine sind für Applikationen in der drahtgebundenen und drahtlosen Kommunikation, Verteidigungstechnik, Rundfunk-/Fernsehtechnik und beim ASIC-Prototyping vorgesehen. Gefertigt im 40nm-Prozess von TSMC, besteht die Stratix IV-Familie aus zwei Varianten: den Stratix IV E-FPGAs mit umfangreichen Speicher- und DSP-Ressourcen sowie den Stratix IV GX-FPGAs mit integrierten Transceivern.

Die Stratix IV GX-FPGAs bieten bis zu 48 Transceiver, die mit bis zu 8,5 GBit/s arbeiten. Die Stratix IV GX-FPGAs bieten außerdem Hard-IP-Unterstützung für PCI Express (PCIe) Gen 1 und 2. Darüber hinaus werden Protokolle wie Serial RapidIO, XAUI (einschließlich DDR XAUI), CPRI (einschließlich 6G CPRI), CEI 6G, Interlaken und Ethernet unterstützt. Um den Anforderungen nach geringer Verlustleistung gerecht zu werden, bieten die Bausteine eine Programmable Power Technology von Altera. Diese Strom sparende Technologie optimiert die Logik-, Speicher- und DSP-Blöcke für hohe Leistung, dort wo sie gebraucht wird, während die anderen Schaltungsteile eine möglichst geringe Leistungsaufnahme haben.

Der Hersteller kündigte auch Erweiterungen für seine Quartus II Design-Software und für die 40nm-Produkte optimierte IP-Lösungen an. Entwicklungsmuster der ersten Stratix IV-Bauelemente werden ab dem 4. Quartal 2008 verfügbar sein. Erste „Tapeouts“ für die HardCopy IV-ASICs sind für das 3. Quartal 2009 geplant.