Alteras Arria II GX-FPGAs sind kompatibel mit der PCI Express (PCIe) 2.0 Spezifikation sind. Die Bausteine haben die entsprechenden Kompatibilitäts- und Interoperabilitäts-Tests der PCI-SIG bzw. des PCI-SIG Workshop bestanden und sind in der PCI-SIG Integrators List gelistet. Die Arria II GX-FPGAs sind kompatibel für Konfigurationen mit bis zu acht Lanes (x8) für PCIe Gen1 Endpunkt-Anwendungen.

Die Mid-Range-FPGAs der Arria II GX-Familie mit 3,75-Gbit/s-Transceivern werden derzeit ausgeliefert und bieten ein konfigurierbares PCIe-Interface auf dem Chip. Der Hard-IP-Block hat einen PCIe Gen1 (PIPE) PHY-MAC sowie Data Link und Transaction Layer integriert. Der IP-Funktionsblock ist weitgehend konfigurierbar und erfüllt die Anforderungen von Endpunkt- und Root-Port-Anwendungen. Es ist PCIe 2.0-kompatibel in x1-, x4- und x8-Lane-Konfigurationen. Die FPGAs zielen auf Anwendungen mit Protokollen wie PCIe und Gigabit Ethernet (GbE). Die Bausteine bieten bis zu sechzehn 3,75-Gbit/s-Transceiver, 256K Logikelemente (LEs) und 8,5 Mbit internes RAM.