Xilinx kündigte an, dass ihre Virtex-6-Familie, die mit der Spezifikation PCI Express 2.0 kompatibel ist, bis zu 50 Prozent weniger Leistung verbraucht als Vorgängergenerationen. Der integrierte PCI-Funktionsblock hat den Kompatibilitäts- und Interoperabilitätstest entsprechend der PCI Express Version 2.0 der PCI-SIG für 1 bis 8 Lane-Konfigurationen (Lane = zwei bidirektionale Leitungspaare) bestanden. Damit wird die Palette an Design-Ressourcen von Xilinx und seinen Alliance-Mitgliedern um hochauflösendes Video, medizinische Bildverarbeitung, industrielle Messtechnik und andere Anwendungen erweitert.

Xilinx hat mit Northwest Logic und PDLA zusammengearbeitet, um IP-Cores zu liefern, die direkten Speicherzugriff (DMA) erlauben. DMA-Engines erlauben die effiziente Übermittlung von Daten in Systemen und stellen damit sicher, dass der PCIe-Funktionsblock in den Virtex-6-FPGAs die maximale Leistung und Bandbreite liefert. Entwickler können mit der Evaluierung und dem Design von in Virtex-6-FPGAs integrierten PCIe-2.0-kompatiblen Systemen beginnen. Das CORE-Generator-System, das in der ISE Design Suite von Xilinx enthalten ist, enthält dafür das PCIe-Core Referenz-Design und Scripts, eine Basis-Testbench und alle Simulationsmodelle. Nutzer können sich kostenfrei eine Version der Software ISE WebPACK oder eine Testversion der ISE Design Suite mit vollem Funktionsumfang von der Xilinx-Webseite laden.

PCIe-2.0-Funktionsblöcke sind in allen Virtex-6-Bausteinen mit seriellen Transceivern integriert und werden in allen Geschwindigkeits-Klassen unterstützt. Diese Funktionsblöcke beinhalten den vollständigen Transaktions-Datenanschluss und unterstützen die physikalischen Schichten, die die GTX-Transceivertechnik und integriertes Block-RAM (BRAM) von Xilinx nutzen. Die seriellen GTX-Transceiver in den Virtex-6-LXT- und -SXT-FPGAs sind bezüglich Prozess, Spannung und Temperatur (PVT) vollständig charakterisiert. Der komplette PCI-SIG-Konformitätsreport kann herunter geladen werden.