| Xilinx hat mit der Auslieferung seiner Virtex-6-LX760-Bausteine begonnen. Der Baustein verfügt über 1.200 SelectIO-Pins und 25.920 KBit Block-RAM. Er wird im 40nm-Prozess bei UMC gefertigt und ist mit der 3. Generation der ASMBL-Architektur von Xilinx ausgestattet. Es verfügt über 758.784 Logikzellen und wird durch Entwicklungswerkzeuge und eine IP-Bibliothek unterstützt. Diese ist auch für die Virtex-5-FPGA-Familie verfügbar, um die Design-Migration sicher zu stellen. Die FPGAs arbeiten mit 1,0V Core-Spannung und besitzen eine verfügbare 0,9V-Low-Power-Option. Die Familie besteht aus drei Domänen-Optimierten FPGA-Plattformen, die unterschiedliche Funktionskombinationen enthalten.
- Virtex-6-LXT-FPGAs – sind mit ihren verlustleistungsarmen seriellen 6,5-GBit/s-GTX-Transceivern für Applikationen optimiert, die Hochleistungslogik, DSP und schnelle serielle Schnittstellen benötigen.
- Virtex-6-SXT-FPGAs - sind mit ihren verlustleistungsarmen seriellen 6,5-GBit/s-GTX-Transceivern für Applikationen optimiert, die eine extrem hohe DSP-Leistung und schnelle serielle Schnittstellen erfordern.
- Virtex-HXT-FPGAs – sind mit bis zu 64 seriellen Transceivern, die bis zu 11,2 GBit/s unterstützen, für Kommunikationsapplikationen optimiert, die schnellste serielle Schnittstellen benötigen.
ISE Design Suite, Synthese-, Simulations- und Signalintegritätswerkzeuge von Partnern, Referenzdesigns und IPs unterstützen die Entwicklung. Entwicklungs-Kits sind verfügbar. Erste Virtex-6-LX760-Musterbausteine werden ab sofort ausgeliefert. Kunden können damit ihre Entwicklungen beginnen, indem sie eine kostenfreie Evaluationsversion der ISE Design-Suite 11.4 von herunterladen. |
