Zum Vergrößern bitte auf das Bild klicken

Xilinx kündigte seine Stacked Silicon Interconnect-Technik an. Die Technologie kombiniert mehrere FPGAs in einem Gehäuse, um die Transistor- und Logikdichte zu erhöhen. Durch Einsatz von 3D-Packaging- und TSV-Techniken (through-silicon vias = Durchkontaktierungen im Silizium) bei den 28-nm-FPGAs der 7-Serie bieten die Targeted Design Plattformen von Xilinx mehr als die doppelte Performance, die mit den größten Ein-Chip-FPGAs möglich ist.

Mit Software-Unterstützung durch die ISE Design Suite 13.1, die derzeit von Beta-Kunden eingesetzt wird, ist der 28-nm-Xilinx-Baustein Virtex-7 LX2000T ein Multi-Chip-FPGA mit 3,5 mal höherer Logikkapazität als die größten 40-nm-Xilinx-FPGAs mit seriellen Transceivern. Dieser Baustein wurde durch die Produktionstechnik von TSMC und Architekturverbesserungen von Xilinx möglich.

Innerhalb der Stacked Silicon Interconnect Struktur, werden die Daten zwischen mehreren benachbarten FPGA-Chips über mehr als 10.000 Routing Verbindungen übertragen. Da die nackten Chips nahe zusammen und mit dem Ball-Grid-Array verbunden sind, kann Xilinx Probleme mit dem Wärmefluss und im Designablauf bei den Entwicklungswerkzeugen vermeiden. Erste Bausteine sind für die 2. Hälfte des Jahren 2011 geplant.